Zum Inhalt springen

NAND-Flash

aus Wikipedia, der freien EnzyklopÀdie
NAND-Flash-Chip von SK Hynix

NAND-Flash bezeichnet einen Typ von Flash-Speicher, der mit der sogenannten NAND-Technik gefertigt ist. Hierbei sind die Einzel-Speicherzellen (Floating-Gate-Transistoren oder Charge-Trapping-Speicherzellen) seriell verschaltet, was an die serielle Anordnung der Transistoren in einem NMOS-NAND-Gatter erinnert. NAND-Flash-Speicher haben eine hohe Verbreitung erfahren und werden zum Beispiel in SD-Karten und in Solid-State-Drives verbaut.

Aufbau

[Bearbeiten | Quelltext bearbeiten]
Aufbau und Struktur einer NAND-Zelle. Die einzelnen MOSFETs einer Zelle liegen in unterschiedlichen Pages innerhalb eines Blockes.

Beim NAND-Flash werden wie bei allen Flash-Speichern die Informationen (Bits) in einer Speichereinheit (Speicherzelle) in Form von elektrischen Ladungen auf einem Floating-Gate oder in einem Charge-Trapping-Speicherelement gespeichert. Anders als beim NOR-Flash, in dem die Speicherzellen ĂŒber Datenleitungen parallel geschaltet sind, sind die Speicherzellen beim NAND-Flash in grĂ¶ĂŸeren Gruppen hintereinander geschaltet (Reihenschaltung). Dies spart Datenleitungen ein. Der Platzbedarf fĂŒr eine Flash-Speicherzelle in NAND-Technik betrĂ€gt laut Toshiba nur etwa 2/5 der FlĂ€che, die fĂŒr eine Speicherzelle mit NOR-Technik erforderlich ist[1].

NAND-Flashs arbeiten grundsĂ€tzlich page- und blockorientiert. Eine Page besteht aus einer Zusammenfassung von mindestens 512 Bytes an Speicherzellen. Im Zuge der Miniaturisierung der Transistoren und damit einhergehenden Erhöhung der Speicherdichte wurde die Page GrĂ¶ĂŸe aber bis 2005 auf zunĂ€chst 2048 Bytes erhöht[2]. Bis 2022 wurde die Page-GrĂ¶ĂŸe sukzessive auf bis zu 16 kB vergrĂ¶ĂŸert[3]. Mehrere Pages sind zu einem Block gruppiert. Die GrĂ¶ĂŸe der Blöcke lag bei kleineren SpeichergrĂ¶ĂŸen bei 16 kB und ist inzwischen bei grĂ¶ĂŸeren Speicherbausteinen auf 2 bis 20 MiB angewachsen[4].

Pages können nur einmal beschrieben werden; weitere SchreibvorgĂ€nge sind erst nach einem erneuten Löschen möglich. Aufgrund der Gruppierung ist ein Löschen einer Page jedoch nur ĂŒber ein Löschen des Blocks möglich, in dem sie liegt. Wie bei Flash-Speichern ĂŒblich, können die Bits in den Bytes nur von 1 nach 0 gekippt werden. Der umgekehrte Weg ist nur mithilfe eines Löschvorgangs zu erreichen.[5]

Bei NAND-Flashs ist es ĂŒblich, dass bereits zum Zeitpunkt der Auslieferung defekte Blöcke, sogenannte Bad Blocks, vorhanden sind. Diese werden bereits vom Hersteller durch spezielle Tests detektiert und als defekt markiert. SpĂ€ter mĂŒssen sie von der Treibersoftware berĂŒcksichtigt werden. Garantiert ist von den meisten NAND-Flash-Herstellern, dass der erste Block eines Speicherbausteins fĂŒr eine bestimmte Anzahl von SchreibvorgĂ€ngen fehlerfrei ist.[6] Dies ermöglicht die robuste Speicherung wichtiger, sich permanent Ă€ndernder Initialdaten, sowie der „Bad-Block-Tabelle“.[7]

Bei NAND-Flashspeichern besitzt jede Page fix zugeordnet eine Spare Page. Diese war bei kleineren Bausteinen 16 Bytes lang, bei grĂ¶ĂŸeren Bausteinen 64 Bytes. Darin werden unter anderem vom Hersteller Bad-Block-Markierungen abgelegt oder bei fehlerfreien Blöcken Korrekturdaten fĂŒr eine VorwĂ€rtsfehlerkorrektur (FEC), um mögliche Lesefehler korrigieren zu können.[8]

Die Spare Pages sind mit den Nutzdaten-Pages fest gekoppelt: Wird eine Page, in diesem Fall ein ganzer Block, gelöscht, werden dabei ebenfalls die zugehörigen Spare Pages gelöscht. In der Praxis bedeutet dies, dass als defekt markierte Blöcke keinesfalls gelöscht (formatiert) werden dĂŒrfen, da dadurch die Fehlerinformation ĂŒber Bad Blocks verloren geht.[9]

Bei NAND-Flashs können auch wĂ€hrend des Betriebs Bitfehler auftreten, die durch geeignete Fehlerkorrekturverfahren erkannt und behandelt werden mĂŒssen[10]. Blöcke mit derartigen Laufzeitfehlern mĂŒssen gegebenenfalls vom NAND-Flashcontroller oder dem Software-Treibersystem zu der Liste der Bad Blocks hinzugefĂŒgt werden. Der Teil, der zur Verwaltung der Bad Blocks verantwortlich ist, wird als Bad Block Management System bezeichnet[9].

Arten von NAND-Speicher

[Bearbeiten | Quelltext bearbeiten]

In einer NAND-Flashzelle kann im Rahmen des Floating Gate die Datenspeicherung mit einer unterschiedlichen Anzahl von Spannungsniveaus erfolgen. Mit zwei verschiedenen Spannungsniveaus pro Zelle kann ein Bit pro Zelle gespeichert werden, diese NAND-Zellen werden auch als SLC-Speicherzelle bezeichnet. Werden vier verschiedene Spannungsniveaus verwendet, können damit zwei Bit pro Zelle gespeichert werden, wie es bei den MLC-Speicherzellen der Fall ist. Mit acht Spannungsniveaus lassen sich drei Bit pro NAND-Zelle speichern, TLC-Speicherzellen genannt; Speicherzellen mit 16 Niveaus, passend fĂŒr vier Bit, heißen QLC-Speicherzellen.

Der Vorteil der SLC-Speicherzellen ist eine höhere Anzahl von Schreib-/Lesezyklen und höhere Robustheit, da bei diesen beim Auslesevorgang nur unter zwei Spannungswerte unterschieden werden muss.

Der Vorteil der MLC- und erst recht der TLC- und QLC-Speicherzellen ist eine effizientere Ausnutzung der ChipflĂ€che und höhere Speicherdichte. Nachteile dieser Speicherzellentypen sind unter anderem die lĂ€ngeren Zugriffszeiten sowie die reduzierte Anzahl von möglichen Schreib-/Lesezyklen bis zum Ausfall. Diese Reduktion folgt aus dem Umstand, dass durch den Einsatz von vier oder mehr Spannungsebenen die Unterscheidung zwischen den einzelnen Spannungen schwieriger und mit grĂ¶ĂŸeren Fehlerwahrscheinlichkeiten behaftet ist.

Wegen zunehmender Probleme mit der Strukturverkleinerung kommen seit 2013 zunehmend 3D-V-NAND-Zellen zum Einsatz. Im Gegensatz zur konventionellen Planartechnik stehen nun die Transistoren vertikal zur ChipflÀche und sind zudem in mehreren Ebenen angeordnet (siehe auch Charge-Trapping-Speicher). Als Konkurrenz dazu haben Intel und Micron zusÀtzlich die Speichertechnologie 3D XPoint entwickelt.

Schnittstelle

[Bearbeiten | Quelltext bearbeiten]

Der Zugriff auf NAND-Speicher findet ĂŒblicherweise ĂŒber einen gemultiplexten Adress-/Datenbus mit einer Breite von 8 Bit statt. Das verwendete Protokoll ist kommandobasiert. Aufgrund der verwendeten Bus-Schnittstelle ist ein verhĂ€ltnismĂ€ĂŸig großer Softwareaufwand zur Ansteuerung erforderlich bzw. in Hardware als IP-Core sind entsprechende NAND-Flash-Controller fĂŒr die Zugriffssteuerung notwendig.[11]

Das Booten eines Systems mit Code aus einem NAND-Speicher ist nur mit zusĂ€tzlicher Hardware in Form eines NAND-Flash-Controllers möglich. Ein herkömmlicher Prozessor mit Adress-/Datenbus kann diese Speicher nicht direkt adressieren. Bei NOR-Flashes ist dies hingegen möglich, Firmware wird daher ĂŒblicherweise in NOR-Speichern abgelegt.

Einsatzbereiche

[Bearbeiten | Quelltext bearbeiten]

NAND-Flashes sind ĂŒberwiegend fĂŒr große Speichermengen geeignet; neben den eingangs erwĂ€hnten Solid-State-Drives (SSD) und SD-Karten finden sie Verwendung in USB-Sticks, anderen Flash-Speicherkarten (z. B. CF-Karten, eMMCs), manchen eingebetteten Systemen sowie in praktisch allen MP3-Playern und Smartphones.

Vorteile

[Bearbeiten | Quelltext bearbeiten]
  • Geringer Preis pro Megabyte
  • Hohe Schreib- und Lesegeschwindigkeiten bei großen Datenmengen
  • Niedrigere Leistungsaufnahme beim Schreiben
  • NAND-Flashes sind mit hohen SpeicherkapazitĂ€ten erhĂ€ltlich
  • Die geringe Anzahl von erforderlichen Signalleitungen ermöglicht eine (hardwareseitig) kostengĂŒnstige Ankoppelung an Controllersysteme
  • Die kommandobasierte Bus-Schnittstelle ermöglicht, Chips mit grĂ¶ĂŸerer SpeicherkapazitĂ€t einzusetzen, ohne das Schaltungsdesign zu Ă€ndern

Nachteile

[Bearbeiten | Quelltext bearbeiten]
  • Verglichen mit NOR-Speichern ist ein gewisser Softwareaufwand erforderlich, um NAND-Speicher korrekt anzusteuern
  • Aufgrund der verwendeten Zugriffsart können NAND-Speicher nicht direkt als Programmspeicher fĂŒr Mikrocontroller eingesetzt werden (diese benötigen einen linear adressierbaren Speicher mit wahlfreiem Zugriff)
  • Zur Anbindung an herkömmliche Controllersysteme ist eine Glue Logic erforderlich.
  • geringe Anzahl von Schreib-Lösch-Zyklen pro Zelle, danach ist die Speicherzelle nicht mehr nutzbar.
    • 100.000 bis 1.000.000 Zyklen bei SLC
    • 3.000 bis 10.000 Zyklen bei MLC
    • ca. 1000 Zyklen TLC

Hersteller

[Bearbeiten | Quelltext bearbeiten]

Die grĂ¶ĂŸten Hersteller von NAND-Flash-Speichern sind (Stand: 2025):[12]

NAND-Flash-Markt
HerstellerErlÀuterungMarktanteilHauptsitz
Samsung Electronics 31 % SĂŒd-Korea
SK Hynix 2021 Übernahme von Intels Flash-Sparte[13] 18 % SĂŒd-Korea
Kioxia 2018/2019 aus Toshiba ausgegliedert[14] 17 % Japan
Sandisk 2025 ausgegliederte Flash-Sparte von Western Digital[15] 15 % USA
Micron Technology 11 % USA
Sonstige 8 %

Einzelnachweise

[Bearbeiten | Quelltext bearbeiten]
  1. ↑ Flash Memory Lifespan and Reliability. (PDF) Curtiss-Wright, 2020, abgerufen am 29. Juni 2022 (englisch).
  2. ↑ TN-29-07: Small-Block vs. Large-Block NAND Flash Devices Introduction. (PDF) Micron, 2005, archiviert vom Original (nicht mehr online verfĂŒgbar) am 29. Oktober 2023; abgerufen am 29. Juni 2022 (englisch).  Info: Der Archivlink wurde automatisch eingesetzt und noch nicht geprĂŒft. Bitte prĂŒfe Original- und Archivlink gemĂ€ĂŸ Anleitung und entferne dann diesen Hinweis.
  3. ↑ Ted Pekny et al.: A 1-Tb Density 4b/Cell 3D-NAND Flash on 176-Tier Technology with 4-Independent Planes for Read using CMOS-Under-the-Array. In: IEEE International Solid-State Circuits Conference (ISSCC). 2022, S. 1–3, doi:10.1109/ISSCC42614.2022.9731691.
  4. ↑ AN2104en FTL types: block based vs. page based mapping. (PDF) Swissbit, 2022, abgerufen am 28. Juni 2022 (englisch).
  5. ↑ Peter Desnoyers: Empirical evaluation of NAND flash memory performance. In: ACM SIGOPS Operating Systems Review. Band 44, Nr. 1, 2010, S. 50–54, doi:10.1145/1740390.1740402 (englisch).
  6. ↑ Kelly Hirsch: Programming NAND devices. (PDF) Data I/O Corporation, abgerufen am 29. Juni 2022 (englisch).
  7. ↑ STMicroelectronics (Hrsg.): Bad block management in Single Level Cell NAND Flash memories. Application Note AN1819, 2007 (englisch, kompak.ru [PDF] Firmenschrift).
  8. ↑ S. Narkish Hashma, S. Saranya Devi: An Efficient Decoding Architecture with Improved Error Correcting Technique for NAND Flash Memory. In: International Journal of Scientific Engineering and Technology Research. Band 4, Nr. 1, Januar 2015, S. 130–134 (englisch, ijsetr.com [PDF]).
  9. 1 2 TN-29-59: Bad Block Management in NAND Flash Memory Introduction. (PDF) Micron, abgerufen am 29. Juni 2022 (englisch).
  10. ↑ What Types of ECC Should Be Used on Flash Memory? (PDF) Spansion, 2011, archiviert vom Original (nicht mehr online verfĂŒgbar) am 4. MĂ€rz 2016; abgerufen am 29. August 2022 (englisch).
  11. ↑ Micron: NAND Flash Controller via Xilinx Spartan-3 FPGA, Application Note TN-29-06. 2005 (englisch, micron.com [PDF] Firmenschrift).
  12. ↑ Matt LeBoff: Top 5 NAND Flash Memory Manufacturers in the World as of 2025. In: USB News & Press Releases. getusb.info, 16. April 2025, abgerufen am 20. Januar 2026 (englisch).
  13. ↑ South Korea's SK Hynix to buy Intel's NAND business for $9 billion. uk.reuters.com, 20. Oktober 2020, archiviert vom Original (nicht mehr online verfĂŒgbar) am 20. Oktober 2020; abgerufen am 20. Januar 2026 (englisch).
  14. ↑ Campbell Kwan: Former Toshiba memory business to rebrand as Kioxia. zdnet, 18. Juli 2019, abgerufen am 20. Januar 2026 (englisch).
  15. ↑ Western Digital Completes Planned Company Separation. Abgerufen am 20. Januar 2026 (englisch).
Abgerufen von „https://de.wikipedia.org/w/index.php?title=NAND-Flash&oldid=263497396“